Lines Matching refs:cvmx_write_csr
178 cvmx_write_csr(CVMX_PESCX_CFG_RD(pcie_port), pescx_cfg_rd.u64); in cvmx_pcie_cfgx_read()
185 cvmx_write_csr(CVMX_PEMX_CFG_RD(pcie_port), pemx_cfg_rd.u64); in cvmx_pcie_cfgx_read()
207 cvmx_write_csr(CVMX_PESCX_CFG_WR(pcie_port), pescx_cfg_wr.u64); in cvmx_pcie_cfgx_write()
213 cvmx_write_csr(CVMX_PEMX_CFG_WR(pcie_port), pemx_cfg_wr.u64); in cvmx_pcie_cfgx_write()
446 cvmx_write_csr(CVMX_PEXP_NPEI_CTL_STATUS2, npei_ctl_status2.u64); in __cvmx_pcie_rc_initialize_config_space()
461 cvmx_write_csr(CVMX_DPI_SLI_PRTX_CFG(pcie_port), prt_cfg.u64); in __cvmx_pcie_rc_initialize_config_space()
465 cvmx_write_csr(CVMX_PEXP_SLI_S2M_PORTX_CTL(pcie_port), sli_s2m_portx_ctl.u64); in __cvmx_pcie_rc_initialize_config_space()
618 cvmx_write_csr(CVMX_PESCX_CTL_STATUS(pcie_port), pescx_ctl_status.u64); in __cvmx_pcie_rc_initialize_link_gen1()
624 cvmx_write_csr(CVMX_PESCX_CTL_STATUS(pcie_port), pescx_ctl_status.u64); in __cvmx_pcie_rc_initialize_link_gen1()
645 cvmx_write_csr(CVMX_PEXP_NPEI_INT_SUM, cvmx_read_csr(CVMX_PEXP_NPEI_INT_SUM)); in __cvmx_pcie_rc_initialize_link_gen1()
745 cvmx_write_csr(CVMX_PEXP_NPEI_CTL_STATUS, npei_ctl_status.u64); in __cvmx_pcie_rc_initialize_gen1()
767 cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen1()
770 cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen1()
776 cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen1()
779 cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen1()
800 cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen1()
802 cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen1()
809 cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen1()
813 cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen1()
832 cvmx_write_csr(CVMX_PESCX_CTL_STATUS2(pcie_port), pescx_ctl_status2.u64); in __cvmx_pcie_rc_initialize_gen1()
886 cvmx_write_csr(CVMX_PEXP_NPEI_MEM_ACCESS_CTL, npei_mem_access_ctl.u64); in __cvmx_pcie_rc_initialize_gen1()
905 cvmx_write_csr(CVMX_PEXP_NPEI_MEM_ACCESS_SUBIDX(i), mem_access_subid.u64); in __cvmx_pcie_rc_initialize_gen1()
915 cvmx_write_csr(CVMX_PESCX_P2P_BARX_START(i, pcie_port), -1); in __cvmx_pcie_rc_initialize_gen1()
916 cvmx_write_csr(CVMX_PESCX_P2P_BARX_END(i, pcie_port), -1); in __cvmx_pcie_rc_initialize_gen1()
920 cvmx_write_csr(CVMX_PESCX_P2N_BAR0_START(pcie_port), 0); in __cvmx_pcie_rc_initialize_gen1()
923 cvmx_write_csr(CVMX_PESCX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE); in __cvmx_pcie_rc_initialize_gen1()
953 cvmx_write_csr(CVMX_PESCX_P2N_BAR2_START(pcie_port), 0); in __cvmx_pcie_rc_initialize_gen1()
974 cvmx_write_csr(CVMX_PEXP_NPEI_CTL_PORT1, npei_ctl_port.u64); in __cvmx_pcie_rc_initialize_gen1()
985 cvmx_write_csr(CVMX_PEXP_NPEI_CTL_PORT0, npei_ctl_port.u64); in __cvmx_pcie_rc_initialize_gen1()
1029 cvmx_write_csr(CVMX_PEXP_NPEI_DBG_SELECT, (pcie_port) ? 0xd7fc : 0xcffc); in __cvmx_pcie_rc_initialize_gen1()
1044 cvmx_write_csr(CVMX_PEXP_NPEI_DBG_SELECT, (pcie_port) ? 0xd00f : 0xc80f); in __cvmx_pcie_rc_initialize_gen1()
1099 cvmx_write_csr(CVMX_PEMX_CTL_STATUS(pcie_port), pem_ctl_status.u64); in __cvmx_pcie_rc_initialize_link_gen2()
1245 cvmx_write_csr(CVMX_CIU_QLM1, ciu_qlm.u64); in __cvmx_pcie_rc_initialize_gen2()
1252 cvmx_write_csr(CVMX_CIU_QLM0, ciu_qlm.u64); in __cvmx_pcie_rc_initialize_gen2()
1269 cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen2()
1271 cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen2()
1278 cvmx_write_csr(CVMX_CIU_SOFT_PRST1, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen2()
1282 cvmx_write_csr(CVMX_CIU_SOFT_PRST, ciu_soft_prst.u64); in __cvmx_pcie_rc_initialize_gen2()
1338 cvmx_write_csr(CVMX_PEXP_SLI_MEM_ACCESS_CTL, sli_mem_access_ctl.u64); in __cvmx_pcie_rc_initialize_gen2()
1359 cvmx_write_csr(CVMX_PEXP_SLI_MEM_ACCESS_SUBIDX(i), mem_access_subid.u64); in __cvmx_pcie_rc_initialize_gen2()
1370 cvmx_write_csr(CVMX_PEMX_P2P_BARX_START(i, pcie_port), -1); in __cvmx_pcie_rc_initialize_gen2()
1371 cvmx_write_csr(CVMX_PEMX_P2P_BARX_END(i, pcie_port), -1); in __cvmx_pcie_rc_initialize_gen2()
1375 cvmx_write_csr(CVMX_PEMX_P2N_BAR0_START(pcie_port), 0); in __cvmx_pcie_rc_initialize_gen2()
1383 cvmx_write_csr(CVMX_PEMX_P2N_BAR2_START(pcie_port), 0); in __cvmx_pcie_rc_initialize_gen2()
1397 cvmx_write_csr(CVMX_PEMX_BAR_CTL(pcie_port), pemx_bar_ctl.u64); in __cvmx_pcie_rc_initialize_gen2()
1403 cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(pcie_port), sli_ctl_portx.u64); in __cvmx_pcie_rc_initialize_gen2()
1406 cvmx_write_csr(CVMX_PEMX_P2N_BAR1_START(pcie_port), CVMX_PCIE_BAR1_RC_BASE); in __cvmx_pcie_rc_initialize_gen2()
1415 cvmx_write_csr(CVMX_PEMX_BAR1_INDEXX(i, pcie_port), bar1_index.u64); in __cvmx_pcie_rc_initialize_gen2()
1426 cvmx_write_csr(CVMX_PEMX_CTL_STATUS(pcie_port), pemx_ctl_status.u64); in __cvmx_pcie_rc_initialize_gen2()
1508 cvmx_write_csr(CVMX_PEMX_CTL_STATUS(1), pemx_ctl.u64); in set_cfg_read_retry()
1520 cvmx_write_csr(CVMX_PEMX_CTL_STATUS(1), pemx_ctl.u64); in disable_cfg_read_retry()
2073 cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(port), sli_ctl_portx.u64); in octeon_pcie_setup()
2080 cvmx_write_csr(CVMX_PEXP_SLI_CTL_PORTX(!port), sli_ctl_portx.u64); in octeon_pcie_setup()