Lines Matching defs:dw_edma_v0_unroll
61 struct dw_edma_v0_unroll { struct
62 u32 padding_1; /* 0x00f8 */
63 u32 wr_engine_chgroup; /* 0x0100 */
64 u32 rd_engine_chgroup; /* 0x0104 */
65 union {
71 } wr_engine_hshake_cnt;
72 u32 padding_2[2]; /* 0x0110..0x0114 */
73 union {
79 } rd_engine_hshake_cnt;
80 u32 padding_3[2]; /* 0x0120..0x0124 */
81 u32 wr_ch0_pwr_en; /* 0x0128 */
82 u32 wr_ch1_pwr_en; /* 0x012c */
83 u32 wr_ch2_pwr_en; /* 0x0130 */
84 u32 wr_ch3_pwr_en; /* 0x0134 */
85 u32 wr_ch4_pwr_en; /* 0x0138 */
86 u32 wr_ch5_pwr_en; /* 0x013c */
87 u32 wr_ch6_pwr_en; /* 0x0140 */
88 u32 wr_ch7_pwr_en; /* 0x0144 */
89 u32 padding_4[8]; /* 0x0148..0x0164 */
90 u32 rd_ch0_pwr_en; /* 0x0168 */
91 u32 rd_ch1_pwr_en; /* 0x016c */
92 u32 rd_ch2_pwr_en; /* 0x0170 */
93 u32 rd_ch3_pwr_en; /* 0x0174 */
94 u32 rd_ch4_pwr_en; /* 0x0178 */
95 u32 rd_ch5_pwr_en; /* 0x018c */
96 u32 rd_ch6_pwr_en; /* 0x0180 */
97 u32 rd_ch7_pwr_en; /* 0x0184 */
98 u32 padding_5[30]; /* 0x0188..0x01fc */
99 struct dw_edma_v0_ch ch[EDMA_V0_MAX_NR_CH]; /* 0x0200..0x1120 */