Lines Matching refs:new_mask
4169 u64 current_mask, new_mask; in i40e_check_fdir_input_set() local
4218 new_mask = current_mask; in i40e_check_fdir_input_set()
4231 new_mask &= ~I40E_VERIFY_TAG_MASK; in i40e_check_fdir_input_set()
4239 new_mask |= I40E_L3_SRC_MASK; in i40e_check_fdir_input_set()
4241 new_mask &= ~I40E_L3_SRC_MASK; in i40e_check_fdir_input_set()
4247 new_mask |= I40E_L3_DST_MASK; in i40e_check_fdir_input_set()
4249 new_mask &= ~I40E_L3_DST_MASK; in i40e_check_fdir_input_set()
4255 new_mask |= I40E_L4_SRC_MASK; in i40e_check_fdir_input_set()
4257 new_mask &= ~I40E_L4_SRC_MASK; in i40e_check_fdir_input_set()
4263 new_mask |= I40E_L4_DST_MASK; in i40e_check_fdir_input_set()
4265 new_mask &= ~I40E_L4_DST_MASK; in i40e_check_fdir_input_set()
4275 new_mask &= ~I40E_VERIFY_TAG_MASK; in i40e_check_fdir_input_set()
4284 new_mask |= I40E_L3_V6_SRC_MASK; in i40e_check_fdir_input_set()
4287 new_mask &= ~I40E_L3_V6_SRC_MASK; in i40e_check_fdir_input_set()
4294 new_mask |= I40E_L3_V6_DST_MASK; in i40e_check_fdir_input_set()
4297 new_mask &= ~I40E_L3_V6_DST_MASK; in i40e_check_fdir_input_set()
4303 new_mask |= I40E_L4_SRC_MASK; in i40e_check_fdir_input_set()
4305 new_mask &= ~I40E_L4_SRC_MASK; in i40e_check_fdir_input_set()
4311 new_mask |= I40E_L4_DST_MASK; in i40e_check_fdir_input_set()
4313 new_mask &= ~I40E_L4_DST_MASK; in i40e_check_fdir_input_set()
4326 new_mask |= I40E_L3_SRC_MASK; in i40e_check_fdir_input_set()
4328 new_mask &= ~I40E_L3_SRC_MASK; in i40e_check_fdir_input_set()
4334 new_mask |= I40E_L3_DST_MASK; in i40e_check_fdir_input_set()
4336 new_mask &= ~I40E_L3_DST_MASK; in i40e_check_fdir_input_set()
4342 new_mask |= I40E_L4_SRC_MASK | I40E_L4_DST_MASK; in i40e_check_fdir_input_set()
4344 new_mask &= ~(I40E_L4_SRC_MASK | I40E_L4_DST_MASK); in i40e_check_fdir_input_set()
4367 new_mask |= I40E_L3_V6_SRC_MASK; in i40e_check_fdir_input_set()
4370 new_mask &= ~I40E_L3_V6_SRC_MASK; in i40e_check_fdir_input_set()
4377 new_mask |= I40E_L3_V6_DST_MASK; in i40e_check_fdir_input_set()
4380 new_mask &= ~I40E_L3_V6_DST_MASK; in i40e_check_fdir_input_set()
4385 new_mask |= I40E_L4_SRC_MASK | I40E_L4_DST_MASK; in i40e_check_fdir_input_set()
4387 new_mask &= ~(I40E_L4_SRC_MASK | I40E_L4_DST_MASK); in i40e_check_fdir_input_set()
4412 new_mask |= I40E_VLAN_SRC_MASK; in i40e_check_fdir_input_set()
4414 new_mask &= ~I40E_VLAN_SRC_MASK; in i40e_check_fdir_input_set()
4418 new_mask &= ~I40E_FLEX_INPUT_MASK; in i40e_check_fdir_input_set()
4501 new_mask |= i40e_pit_index_to_mask(pit_index); in i40e_check_fdir_input_set()
4508 if (new_mask == current_mask && !new_flex_offset) in i40e_check_fdir_input_set()
4513 i40e_print_input_set(vsi, current_mask, new_mask); in i40e_check_fdir_input_set()
4544 i40e_write_fd_input_set(pf, index, new_mask); in i40e_check_fdir_input_set()
4554 new_mask); in i40e_check_fdir_input_set()