Lines Matching defs:chipcregs
13 struct chipcregs { struct
14 u32 chipid; /* 0x0 */
15 u32 capabilities;
16 u32 corecontrol; /* corerev >= 1 */
17 u32 bist;
20 u32 otpstatus; /* 0x10, corerev >= 10 */
21 u32 otpcontrol;
22 u32 otpprog;
23 u32 otplayout; /* corerev >= 23 */
26 u32 intstatus; /* 0x20 */
27 u32 intmask;
30 u32 chipcontrol; /* 0x28, rev >= 11 */
31 u32 chipstatus; /* 0x2c, rev >= 11 */
34 u32 jtagcmd; /* 0x30, rev >= 10 */
35 u32 jtagir;
36 u32 jtagdr;
37 u32 jtagctrl;
40 u32 flashcontrol; /* 0x40 */
41 u32 flashaddress;
42 u32 flashdata;
43 u32 PAD[1];
46 u32 broadcastaddress; /* 0x50 */
47 u32 broadcastdata;
50 u32 gpiopullup; /* 0x58, corerev >= 20 */
51 u32 gpiopulldown; /* 0x5c, corerev >= 20 */
52 u32 gpioin; /* 0x60 */
53 u32 gpioout; /* 0x64 */
54 u32 gpioouten; /* 0x68 */
55 u32 gpiocontrol; /* 0x6C */
56 u32 gpiointpolarity; /* 0x70 */
57 u32 gpiointmask; /* 0x74 */
60 u32 gpioevent;
61 u32 gpioeventintmask;
64 u32 watchdog; /* 0x80 */
67 u32 gpioeventintpolarity;
70 u32 gpiotimerval; /* 0x88 */
71 u32 gpiotimeroutmask;
74 u32 clockcontrol_n; /* 0x90 */
75 u32 clockcontrol_sb; /* aka m0 */
76 u32 clockcontrol_pci; /* aka m1 */
77 u32 clockcontrol_m2; /* mii/uart/mipsref */
78 u32 clockcontrol_m3; /* cpu */
79 u32 clkdiv; /* corerev >= 3 */
80 u32 gpiodebugsel; /* corerev >= 28 */
81 u32 capabilities_ext; /* 0xac */
84 u32 pll_on_delay; /* 0xb0 */
85 u32 fref_sel_delay;
86 u32 slow_clk_ctl; /* 5 < corerev < 10 */
87 u32 PAD;
90 u32 system_clk_ctl; /* 0xc0 */
91 u32 clkstatestretch;
92 u32 PAD[2];
95 u32 bp_addrlow; /* 0xd0 */
96 u32 bp_addrhigh;
97 u32 bp_data;
98 u32 PAD;
99 u32 bp_indaccess;
100 u32 PAD[3];
103 u32 clkdiv2;
104 u32 PAD[2];
107 u32 eromptr; /* 0xfc */
110 u32 pcmcia_config; /* 0x100 */
111 u32 pcmcia_memwait;
112 u32 pcmcia_attrwait;
113 u32 pcmcia_iowait;
114 u32 ide_config;
115 u32 ide_memwait;
116 u32 ide_attrwait;
117 u32 ide_iowait;
118 u32 prog_config;
119 u32 prog_waitcount;
120 u32 flash_config;
121 u32 flash_waitcount;
122 u32 SECI_config; /* 0x130 SECI configuration */
123 u32 PAD[3];
126 u32 eci_output; /* 0x140 */
127 u32 eci_control;
128 u32 eci_inputlo;
129 u32 eci_inputmi;
130 u32 eci_inputhi;
131 u32 eci_inputintpolaritylo;
132 u32 eci_inputintpolaritymi;
133 u32 eci_inputintpolarityhi;
134 u32 eci_intmasklo;
135 u32 eci_intmaskmi;
136 u32 eci_intmaskhi;
137 u32 eci_eventlo;
138 u32 eci_eventmi;
139 u32 eci_eventhi;
140 u32 eci_eventmasklo;
141 u32 eci_eventmaskmi;
142 u32 eci_eventmaskhi;
143 u32 PAD[3];
146 u32 sromcontrol; /* 0x190 */
147 u32 sromaddress;
148 u32 sromdata;
149 u32 PAD[17];
152 u32 clk_ctl_st; /* 0x1e0 */
153 u32 hw_war;
154 u32 PAD[70];
157 u8 uart0data; /* 0x300 */
158 u8 uart0imr;
159 u8 uart0fcr;
160 u8 uart0lcr;
161 u8 uart0mcr;
162 u8 uart0lsr;
163 u8 uart0msr;
164 u8 uart0scratch;
165 u8 PAD[248]; /* corerev >= 1 */
167 u8 uart1data; /* 0x400 */
168 u8 uart1imr;
169 u8 uart1fcr;
170 u8 uart1lcr;
171 u8 uart1mcr;
172 u8 uart1lsr;
173 u8 uart1msr;
174 u8 uart1scratch;
175 u32 PAD[62];
178 u32 sr_capability; /* 0x500 */
179 u32 sr_control0; /* 0x504 */
180 u32 sr_control1; /* 0x508 */
181 u32 gpio_control; /* 0x50C */
182 u32 PAD[60];
185 u32 pmucontrol; /* 0x600 */
186 u32 pmucapabilities;
187 u32 pmustatus;
188 u32 res_state;
189 u32 res_pending;
190 u32 pmutimer;
191 u32 min_res_mask;
192 u32 max_res_mask;
193 u32 res_table_sel;
194 u32 res_dep_mask;
195 u32 res_updn_timer;
196 u32 res_timer;
197 u32 clkstretch;
198 u32 pmuwatchdog;
199 u32 gpiosel; /* 0x638, rev >= 1 */
200 u32 gpioenable; /* 0x63c, rev >= 1 */
201 u32 res_req_timer_sel;
202 u32 res_req_timer;
203 u32 res_req_mask;
204 u32 pmucapabilities_ext; /* 0x64c, pmurev >=15 */
205 u32 chipcontrol_addr; /* 0x650 */
206 u32 chipcontrol_data; /* 0x654 */
207 u32 regcontrol_addr;
208 u32 regcontrol_data;
209 u32 pllcontrol_addr;
210 u32 pllcontrol_data;
211 u32 pmustrapopt; /* 0x668, corerev >= 28 */
212 u32 pmu_xtalfreq; /* 0x66C, pmurev >= 10 */
213 u32 retention_ctl; /* 0x670, pmurev >= 15 */
214 u32 PAD[3];
215 u32 retention_grpidx; /* 0x680 */
216 u32 retention_grpctl; /* 0x684 */
217 u32 PAD[94];
218 u16 sromotp[768];