Lines Matching refs:val32
288 u32 val32 = 0; in xgene_pcie_set_ib_mask() local
291 val32 = xgene_pcie_readl(port, addr); in xgene_pcie_set_ib_mask()
292 val = (val32 & 0x0000ffff) | (lower_32_bits(mask) << 16); in xgene_pcie_set_ib_mask()
295 val32 = xgene_pcie_readl(port, addr + 0x04); in xgene_pcie_set_ib_mask()
296 val = (val32 & 0xffff0000) | (lower_32_bits(mask) >> 16); in xgene_pcie_set_ib_mask()
299 val32 = xgene_pcie_readl(port, addr + 0x04); in xgene_pcie_set_ib_mask()
300 val = (val32 & 0x0000ffff) | (upper_32_bits(mask) << 16); in xgene_pcie_set_ib_mask()
303 val32 = xgene_pcie_readl(port, addr + 0x08); in xgene_pcie_set_ib_mask()
304 val = (val32 & 0xffff0000) | (upper_32_bits(mask) >> 16); in xgene_pcie_set_ib_mask()
313 u32 val32; in xgene_pcie_linkup() local
316 val32 = xgene_pcie_readl(port, PCIECORE_CTLANDSTATUS); in xgene_pcie_linkup()
317 if (val32 & LINK_UP_MASK) { in xgene_pcie_linkup()
319 *speed = PIPE_PHY_RATE_RD(val32); in xgene_pcie_linkup()
320 val32 = xgene_pcie_readl(port, BRIDGE_STATUS_0); in xgene_pcie_linkup()
321 *lanes = val32 >> 26; in xgene_pcie_linkup()