Lines Matching refs:dcr
244 u32 dcr; in di_handle_failure_state() local
251 dcr = readl(imxdi->ioaddr + DCR); in di_handle_failure_state()
253 if (dcr & DCR_FSHL) { in di_handle_failure_state()
282 u32 dcr, sec; in di_handle_invalid_state() local
301 dcr = readl(imxdi->ioaddr + DCR); in di_handle_invalid_state()
302 if (!(dcr & DCR_TCE)) { in di_handle_invalid_state()
303 if (dcr & DCR_TCHL) { in di_handle_invalid_state()
308 if (dcr & DCR_TCSL) { in di_handle_invalid_state()
329 di_write_busy_wait(imxdi, dcr | DCR_TCE, DCR); in di_handle_invalid_state()
339 u32 dcr; in di_handle_invalid_and_failure_state() local
348 dcr = __raw_readl(imxdi->ioaddr + DCR); in di_handle_invalid_and_failure_state()
349 if (dcr & DCR_TDCHL) { in di_handle_invalid_and_failure_state()
364 if (dcr & DCR_TDCSL) { in di_handle_invalid_and_failure_state()
558 u32 dcr, dsr; in dryice_rtc_set_time() local
561 dcr = readl(imxdi->ioaddr + DCR); in dryice_rtc_set_time()
564 if (!(dcr & DCR_TCE) || (dsr & DSR_SVF)) { in dryice_rtc_set_time()
565 if (dcr & DCR_TCHL) { in dryice_rtc_set_time()
570 if ((dcr & DCR_TCSL) || (dsr & DSR_SVF)) { in dryice_rtc_set_time()