Lines Matching refs:u8
27 u8 irlr; /* 0x18 */
28 u8 iacklpr; /* 0x19 */
33 u8 simr0; /* 0x1C Set Interrupt Mask */
34 u8 cimr0; /* 0x1D Clear Interrupt Mask */
35 u8 clmask0; /* 0x1E Current Level Mask */
36 u8 slmask; /* 0x1F Saved Level Mask */
39 u8 icr0[64]; /* 0x40 - 0x7F Control registers */
41 u8 swiack0; /* 0xE0 Software Interrupt ack */
42 u8 res4[3]; /* 0xE1 - 0xE3 */
43 u8 L1iack0; /* 0xE4 Level n interrupt ack */
44 u8 res5[3]; /* 0xE5 - 0xE7 */
45 u8 L2iack0; /* 0xE8 Level n interrupt ack */
46 u8 res6[3]; /* 0xE9 - 0xEB */
47 u8 L3iack0; /* 0xEC Level n interrupt ack */
48 u8 res7[3]; /* 0xED - 0xEF */
49 u8 L4iack0; /* 0xF0 Level n interrupt ack */
50 u8 res8[3]; /* 0xF1 - 0xF3 */
51 u8 L5iack0; /* 0xF4 Level n interrupt ack */
52 u8 res9[3]; /* 0xF5 - 0xF7 */
53 u8 L6iack0; /* 0xF8 Level n interrupt ack */
54 u8 resa[3]; /* 0xF9 - 0xFB */
55 u8 L7iack0; /* 0xFC Level n interrupt ack */
56 u8 resb[3]; /* 0xFD - 0xFF */
68 u8 irlr; /* 0x18 */
69 u8 iacklpr; /* 0x19 */
74 u8 simr1; /* 0x1C Set Interrupt Mask */
75 u8 cimr1; /* 0x1D Clear Interrupt Mask */
79 u8 icr1[64]; /* 0x40 - 0x7F */
81 u8 swiack1; /* 0xE0 Software Interrupt ack */
82 u8 res5[3]; /* 0xE1 - 0xE3 */
83 u8 L1iack1; /* 0xE4 Level n interrupt ack */
84 u8 res6[3]; /* 0xE5 - 0xE7 */
85 u8 L2iack1; /* 0xE8 Level n interrupt ack */
86 u8 res7[3]; /* 0xE9 - 0xEB */
87 u8 L3iack1; /* 0xEC Level n interrupt ack */
88 u8 res8[3]; /* 0xED - 0xEF */
89 u8 L4iack1; /* 0xF0 Level n interrupt ack */
90 u8 res9[3]; /* 0xF1 - 0xF3 */
91 u8 L5iack1; /* 0xF4 Level n interrupt ack */
92 u8 resa[3]; /* 0xF5 - 0xF7 */
93 u8 L6iack1; /* 0xF8 Level n interrupt ack */
94 u8 resb[3]; /* 0xF9 - 0xFB */
95 u8 L7iack1; /* 0xFC Level n interrupt ack */
96 u8 resc[3]; /* 0xFD - 0xFF */
101 u8 swiack; /* 0x00 Global Software Interrupt ack */
102 u8 res0[0x3];
103 u8 gl1iack; /* 0x04 */
104 u8 resv1[0x3];
105 u8 gl2iack; /* 0x08 */
106 u8 res2[0x3];
107 u8 gl3iack; /* 0x0C */
108 u8 res3[0x3];
109 u8 gl4iack; /* 0x10 */
110 u8 res4[0x3];
111 u8 gl5iack; /* 0x14 */
112 u8 res5[0x3];
113 u8 gl6iack; /* 0x18 */
114 u8 res6[0x3];
115 u8 gl7iack; /* 0x1C */
116 u8 res7[0x3];