Lines Matching refs:u8
94 u8 res1[19]; /* 0x00 - 0x12 */
95 u8 wcr; /* 0x13 wakeup control register */
98 u8 res3[3]; /* 0x18 - 0x1A */
99 u8 cwsr; /* 0x1B Core Watchdog Service Register */
100 u8 res4[2]; /* 0x1C - 0x1D */
101 u8 scmisr; /* 0x1F Interrupt Status Register */
106 u8 res7[4]; /* 0x71 - 0x74 */
107 u8 cfier; /* 0x75 Core Fault Interrupt Enable Register */
108 u8 cfloc; /* 0x76 Core Fault Location Register */
109 u8 cfatr; /* 0x77 Core Fault Attributes Register */
140 u8 rcr;
141 u8 rsr;
148 u8 podr_fech; /* 0x00 */
149 u8 podr_fecl; /* 0x01 */
153 u8 podr_ssi; /* 0x02 */
154 u8 podr_busctl; /* 0x03 */
155 u8 podr_be; /* 0x04 */
156 u8 podr_cs; /* 0x05 */
157 u8 podr_pwm; /* 0x06 */
158 u8 podr_feci2c; /* 0x07 */
159 u8 res08; /* 0x08 */
160 u8 podr_uart; /* 0x09 */
161 u8 podr_qspi; /* 0x0A */
162 u8 podr_timer; /* 0x0B */
164 u8 res0C; /* 0x0C */
165 u8 podr_lcddatah; /* 0x0D */
166 u8 podr_lcddatam; /* 0x0E */
167 u8 podr_lcddatal; /* 0x0F */
168 u8 podr_lcdctlh; /* 0x10 */
169 u8 podr_lcdctll; /* 0x11 */
172 u8 podr_fech; /* 0x0E */
173 u8 podr_fecl; /* 0x0F */
180 u8 pddr_fech; /* 0x14 */
181 u8 pddr_fecl; /* 0x15 */
183 u8 pddr_ssi; /* 0x16 */
184 u8 pddr_busctl; /* 0x17 */
185 u8 pddr_be; /* 0x18 */
186 u8 pddr_cs; /* 0x19 */
187 u8 pddr_pwm; /* 0x1A */
188 u8 pddr_feci2c; /* 0x1B */
189 u8 res1C; /* 0x1C */
190 u8 pddr_uart; /* 0x1D */
191 u8 pddr_qspi; /* 0x1E */
192 u8 pddr_timer; /* 0x1F */
194 u8 res20; /* 0x20 */
195 u8 pddr_lcddatah; /* 0x21 */
196 u8 pddr_lcddatam; /* 0x22 */
197 u8 pddr_lcddatal; /* 0x23 */
198 u8 pddr_lcdctlh; /* 0x24 */
199 u8 pddr_lcdctll; /* 0x25 */
203 u8 pddr_fech; /* 0x22 */
204 u8 pddr_fecl; /* 0x23 */
210 u8 ppd_fech; /* 0x28 */
211 u8 ppd_fecl; /* 0x29 */
213 u8 ppd_ssi; /* 0x2A */
214 u8 ppd_busctl; /* 0x2B */
215 u8 ppd_be; /* 0x2C */
216 u8 ppd_cs; /* 0x2D */
217 u8 ppd_pwm; /* 0x2E */
218 u8 ppd_feci2c; /* 0x2F */
219 u8 res30; /* 0x30 */
220 u8 ppd_uart; /* 0x31 */
221 u8 ppd_qspi; /* 0x32 */
222 u8 ppd_timer; /* 0x33 */
224 u8 res34; /* 0x34 */
225 u8 ppd_lcddatah; /* 0x35 */
226 u8 ppd_lcddatam; /* 0x36 */
227 u8 ppd_lcddatal; /* 0x37 */
228 u8 ppd_lcdctlh; /* 0x38 */
229 u8 ppd_lcdctll; /* 0x39 */
233 u8 ppd_fech; /* 0x36 */
234 u8 ppd_fecl; /* 0x37 */
240 u8 res3C; /* 0x3C */
241 u8 pclrr_fech; /* 0x3D */
242 u8 pclrr_fecl; /* 0x3E */
244 u8 pclrr_ssi; /* 0x3E */
246 u8 pclrr_busctl; /* 0x3F */
247 u8 pclrr_be; /* 0x40 */
248 u8 pclrr_cs; /* 0x41 */
249 u8 pclrr_pwm; /* 0x42 */
250 u8 pclrr_feci2c; /* 0x43 */
251 u8 res44; /* 0x44 */
252 u8 pclrr_uart; /* 0x45 */
253 u8 pclrr_qspi; /* 0x46 */
254 u8 pclrr_timer; /* 0x47 */
256 u8 pclrr_lcddatah; /* 0x48 */
257 u8 pclrr_lcddatam; /* 0x49 */
258 u8 pclrr_lcddatal; /* 0x4A */
259 u8 pclrr_ssi; /* 0x4B */
260 u8 pclrr_lcdctlh; /* 0x4C */
261 u8 pclrr_lcdctll; /* 0x4D */
265 u8 pclrr_fech; /* 0x4A */
266 u8 pclrr_fecl; /* 0x4B */
267 u8 res4C[5]; /* 0x4C - 0x50 */
272 u8 par_fec; /* 0x50 */
274 u8 par_pwm; /* 0x51 */
275 u8 par_busctl; /* 0x52 */
276 u8 par_feci2c; /* 0x53 */
277 u8 par_be; /* 0x54 */
278 u8 par_cs; /* 0x55 */
282 u8 par_timer; /* 0x5C */
284 u8 par_lcddata; /* 0x5D */
287 u8 par_fec; /* 0x5D */
294 u8 mscr_flexbus; /* 0x64 */
295 u8 mscr_sdram; /* 0x65 */
299 u8 dscr_i2c; /* 0x68 */
300 u8 dscr_pwm; /* 0x69 */
301 u8 dscr_fec; /* 0x6A */
302 u8 dscr_uart; /* 0x6B */
303 u8 dscr_qspi; /* 0x6C */
304 u8 dscr_timer; /* 0x6D */
305 u8 dscr_ssi; /* 0x6E */
307 u8 dscr_lcd; /* 0x6F */
309 u8 res6F; /* 0x6F */
311 u8 dscr_debug; /* 0x70 */
312 u8 dscr_clkrst; /* 0x71 */
313 u8 dscr_irq; /* 0x72 */
325 u8 caplength; /* 0x100 Capability Register Length */
326 u8 res2; /* 0x101 */
375 u8 podr; /* 0x00 Output Divider Register */
376 u8 res1[3];
377 u8 pcr; /* 0x04 Control Register */
378 u8 res2[3];
379 u8 pmdr; /* 0x08 Modulation Divider Register */
380 u8 res3[3];
381 u8 pfdr; /* 0x0C Feedback Divider Register */
382 u8 res4[3];