Home
last modified time | relevance | path

Searched refs:TMU0 (Results 1 – 16 of 16) sorted by relevance

/linux/arch/sh/kernel/cpu/sh4/
A Dsetup-sh4-202.c89 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator
94 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
104 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
A Dsetup-sh7750.c185 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator
193 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
206 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
A Dsetup-sh7760.c36 TMU0, TMU1, TMU2, enumerator
72 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
104 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/linux/arch/sh/kernel/cpu/sh3/
A Dsetup-sh7705.c29 TMU0, TMU1, TMU2, enumerator
47 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
56 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
A Dsetup-sh7710.c27 TMU0, TMU1, TMU2, enumerator
49 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
58 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
A Dsetup-sh770x.c31 TMU0, TMU1, TMU2, enumerator
36 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
68 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
A Dsetup-sh7720.c223 TMU0, TMU1, TMU2, RTC, enumerator
238 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
267 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/linux/arch/sh/kernel/cpu/sh4a/
A Dsetup-sh7366.c266 TMU0, TMU1, TMU2, enumerator
300 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
325 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
346 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
A Dsetup-sh7343.c324 TMU0, TMU1, TMU2, enumerator
362 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
388 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
409 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
A Dsetup-sh7763.c240 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
256 INTC_VECT(WDT, 0x560), INTC_VECT(TMU0, 0x580),
297 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
315 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
A Dsetup-sh7780.c304 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
318 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
351 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
364 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
A Dsetup-shx3.c170 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator
197 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
269 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, },
292 TMU3, TMU2, TMU1, TMU0 } },
A Dsetup-sh7770.c336 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
359 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
407 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5,
429 { 0xffe00000, 0, 32, 8, /* INT2PRI0 */ { GPIO, TMU0, 0, HAC } },
A Dsetup-sh7785.c377 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
394 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
434 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
462 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
A Dsetup-sh7722.c540 TMU0, TMU1, TMU2, enumerator
575 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
602 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
623 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
A Dsetup-sh7757.c793 TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5, enumerator
847 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
946 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
1061 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },

Completed in 21 milliseconds