1 /* SPDX-License-Identifier: GPL-2.0 2 * 3 * Copyright 2016-2018 HabanaLabs, Ltd. 4 * All Rights Reserved. 5 * 6 */ 7 8 /************************************ 9 ** This is an auto-generated file ** 10 ** DO NOT EDIT BELOW ** 11 ************************************/ 12 13 #ifndef ASIC_REG_PCIE_AUX_REGS_H_ 14 #define ASIC_REG_PCIE_AUX_REGS_H_ 15 16 /* 17 ***************************************** 18 * PCIE_AUX (Prototype: PCIE_AUX) 19 ***************************************** 20 */ 21 22 #define mmPCIE_AUX_APB_TIMEOUT 0xC07004 23 24 #define mmPCIE_AUX_PHY_INIT 0xC07100 25 26 #define mmPCIE_AUX_LTR_MAX_LATENCY 0xC07138 27 28 #define mmPCIE_AUX_BAR0_START_L 0xC07160 29 30 #define mmPCIE_AUX_BAR0_START_H 0xC07164 31 32 #define mmPCIE_AUX_BAR1_START 0xC07168 33 34 #define mmPCIE_AUX_BAR2_START_L 0xC0716C 35 36 #define mmPCIE_AUX_BAR2_START_H 0xC07170 37 38 #define mmPCIE_AUX_BAR3_START 0xC07174 39 40 #define mmPCIE_AUX_BAR4_START_L 0xC07178 41 42 #define mmPCIE_AUX_BAR4_START_H 0xC0717C 43 44 #define mmPCIE_AUX_BAR5_START 0xC07180 45 46 #define mmPCIE_AUX_BAR0_LIMIT_L 0xC07184 47 48 #define mmPCIE_AUX_BAR0_LIMIT_H 0xC07188 49 50 #define mmPCIE_AUX_BAR1_LIMIT 0xC0718C 51 52 #define mmPCIE_AUX_BAR2_LIMIT_L 0xC07190 53 54 #define mmPCIE_AUX_BAR2_LIMIT_H 0xC07194 55 56 #define mmPCIE_AUX_BAR3_LIMIT 0xC07198 57 58 #define mmPCIE_AUX_BAR4_LIMIT_L 0xC0719C 59 60 #define mmPCIE_AUX_BAR4_LIMIT_H 0xC07200 61 62 #define mmPCIE_AUX_BAR5_LIMIT 0xC07204 63 64 #define mmPCIE_AUX_BUS_MASTER_EN 0xC07208 65 66 #define mmPCIE_AUX_MEM_SPACE_EN 0xC0720C 67 68 #define mmPCIE_AUX_MAX_RD_REQ_SIZE 0xC07210 69 70 #define mmPCIE_AUX_MAX_PAYLOAD_SIZE 0xC07214 71 72 #define mmPCIE_AUX_EXT_TAG_EN 0xC07218 73 74 #define mmPCIE_AUX_RCB 0xC0721C 75 76 #define mmPCIE_AUX_PM_NO_SOFT_RST 0xC07220 77 78 #define mmPCIE_AUX_PBUS_NUM 0xC07224 79 80 #define mmPCIE_AUX_PBUS_DEV_NUM 0xC07228 81 82 #define mmPCIE_AUX_NO_SNOOP_EN 0xC0722C 83 84 #define mmPCIE_AUX_RELAX_ORDER_EN 0xC07230 85 86 #define mmPCIE_AUX_HP_SLOT_CTRL_ACCESS 0xC07234 87 88 #define mmPCIE_AUX_DLL_STATE_CHGED_EN 0xC07238 89 90 #define mmPCIE_AUX_CMP_CPLED_INT_EN 0xC0723C 91 92 #define mmPCIE_AUX_HP_INT_EN 0xC07340 93 94 #define mmPCIE_AUX_PRE_DET_CHGEN_EN 0xC07344 95 96 #define mmPCIE_AUX_MRL_SENSOR_CHGED_EN 0xC07348 97 98 #define mmPCIE_AUX_PWR_FAULT_DET_EN 0xC0734C 99 100 #define mmPCIE_AUX_ATTEN_BUTTON_PRESSED_EN 0xC07350 101 102 #define mmPCIE_AUX_PF_FLR_ACTIVE 0xC07360 103 104 #define mmPCIE_AUX_PF_FLR_DONE 0xC07364 105 106 #define mmPCIE_AUX_FLR_INT 0xC07390 107 108 #define mmPCIE_AUX_LTR_M_EN 0xC073B0 109 110 #define mmPCIE_AUX_LTSSM_EN 0xC07428 111 112 #define mmPCIE_AUX_SYS_INTR 0xC07440 113 114 #define mmPCIE_AUX_INT_DISABLE 0xC07444 115 116 #define mmPCIE_AUX_SMLH_LINK_UP 0xC07448 117 118 #define mmPCIE_AUX_PM_CURR_STATE 0xC07450 119 120 #define mmPCIE_AUX_RDLH_LINK_UP 0xC07458 121 122 #define mmPCIE_AUX_BRDG_SLV_XFER_PENDING 0xC0745C 123 124 #define mmPCIE_AUX_BRDG_DBI_XFER_PENDING 0xC07460 125 126 #define mmPCIE_AUX_AUTO_SP_DIS 0xC07478 127 128 #define mmPCIE_AUX_DBI 0xC07490 129 130 #define mmPCIE_AUX_DBI_32 0xC07494 131 132 #define mmPCIE_AUX_DIAG_STATUS_BUS_0 0xC074A4 133 134 #define mmPCIE_AUX_DIAG_STATUS_BUS_1 0xC074A8 135 136 #define mmPCIE_AUX_DIAG_STATUS_BUS_2 0xC074AC 137 138 #define mmPCIE_AUX_DIAG_STATUS_BUS_3 0xC074B0 139 140 #define mmPCIE_AUX_DIAG_STATUS_BUS_4 0xC074B4 141 142 #define mmPCIE_AUX_DIAG_STATUS_BUS_5 0xC074B8 143 144 #define mmPCIE_AUX_DIAG_STATUS_BUS_6 0xC074BC 145 146 #define mmPCIE_AUX_DIAG_STATUS_BUS_7 0xC074C0 147 148 #define mmPCIE_AUX_DIAG_STATUS_BUS_8 0xC074C4 149 150 #define mmPCIE_AUX_DIAG_STATUS_BUS_9 0xC074C8 151 152 #define mmPCIE_AUX_DIAG_STATUS_BUS_10 0xC074CC 153 154 #define mmPCIE_AUX_DIAG_STATUS_BUS_11 0xC074D0 155 156 #define mmPCIE_AUX_DIAG_STATUS_BUS_12 0xC074D4 157 158 #define mmPCIE_AUX_DIAG_STATUS_BUS_13 0xC074D8 159 160 #define mmPCIE_AUX_DIAG_STATUS_BUS_14 0xC074DC 161 162 #define mmPCIE_AUX_DIAG_STATUS_BUS_15 0xC074E0 163 164 #define mmPCIE_AUX_DIAG_STATUS_BUS_16 0xC074E4 165 166 #define mmPCIE_AUX_DIAG_STATUS_BUS_17 0xC074E8 167 168 #define mmPCIE_AUX_DIAG_STATUS_BUS_18 0xC074EC 169 170 #define mmPCIE_AUX_DIAG_STATUS_BUS_19 0xC074F0 171 172 #define mmPCIE_AUX_DIAG_STATUS_BUS_20 0xC074F4 173 174 #define mmPCIE_AUX_DIAG_STATUS_BUS_21 0xC074F8 175 176 #define mmPCIE_AUX_DIAG_STATUS_BUS_22 0xC074FC 177 178 #define mmPCIE_AUX_DIAG_STATUS_BUS_23 0xC07500 179 180 #define mmPCIE_AUX_DIAG_STATUS_BUS_24 0xC07504 181 182 #define mmPCIE_AUX_DIAG_STATUS_BUS_25 0xC07508 183 184 #define mmPCIE_AUX_DIAG_STATUS_BUS_26 0xC0750C 185 186 #define mmPCIE_AUX_DIAG_STATUS_BUS_27 0xC07510 187 188 #define mmPCIE_AUX_DIAG_STATUS_BUS_28 0xC07514 189 190 #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_0 0xC07640 191 192 #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_1 0xC07644 193 194 #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_2 0xC07648 195 196 #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_3 0xC0764C 197 198 #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_4 0xC07650 199 200 #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_5 0xC07654 201 202 #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_6 0xC07658 203 204 #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_7 0xC0765C 205 206 #define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_0 0xC07744 207 208 #define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_1 0xC07748 209 210 #define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_2 0xC0774C 211 212 #define mmPCIE_AUX_APP_RAS_DES_TBA_CTRL 0xC07774 213 214 #define mmPCIE_AUX_PM_DSTATE 0xC07840 215 216 #define mmPCIE_AUX_PM_PME_EN 0xC07844 217 218 #define mmPCIE_AUX_PM_LINKST_IN_L0S 0xC07848 219 220 #define mmPCIE_AUX_PM_LINKST_IN_L1 0xC0784C 221 222 #define mmPCIE_AUX_PM_LINKST_IN_L2 0xC07850 223 224 #define mmPCIE_AUX_PM_LINKST_L2_EXIT 0xC07854 225 226 #define mmPCIE_AUX_PM_STATUS 0xC07858 227 228 #define mmPCIE_AUX_APP_READY_ENTER_L23 0xC0785C 229 230 #define mmPCIE_AUX_APP_XFER_PENDING 0xC07860 231 232 #define mmPCIE_AUX_APP_REQ_L1 0xC07930 233 234 #define mmPCIE_AUX_AUX_PM_EN 0xC07934 235 236 #define mmPCIE_AUX_APPS_PM_XMT_PME 0xC07938 237 238 #define mmPCIE_AUX_OUTBAND_PWRUP_CMD 0xC07940 239 240 #define mmPCIE_AUX_PERST 0xC079B8 241 242 #endif /* ASIC_REG_PCIE_AUX_REGS_H_ */ 243