Searched refs:TIMING_CFG0_MRS_CYC_SHIFT (Results 1 – 18 of 18) sorted by relevance
40 (2 << TIMING_CFG0_MRS_CYC_SHIFT) | \
43 #define CONFIG_SYS_DDR_TIMING_0 ((2 << TIMING_CFG0_MRS_CYC_SHIFT) | \
94 #define CONFIG_SYS_DDR_TIMING_0 ((2 << TIMING_CFG0_MRS_CYC_SHIFT) | \
74 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
59 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
49 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
47 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
70 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
68 (2 << TIMING_CFG0_MRS_CYC_SHIFT))
80 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
109 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
65 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
76 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
92 | (2 << TIMING_CFG0_MRS_CYC_SHIFT))
44 static const uint TIMING_CFG0_MRS_CYC_SHIFT = (31 - 31); variable596 mode_reg_set_cycle << TIMING_CFG0_MRS_CYC_SHIFT; in mpc83xx_sdram_probe()
1168 #define TIMING_CFG0_MRS_CYC_SHIFT 0 macro
Completed in 35 milliseconds