| /linux/drivers/gpu/drm/amd/display/dc/dce80/ |
| A D | dce80_resource.c | 352 #define clk_src_regs(id)\ macro
358 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
359 clk_src_regs(0),
360 clk_src_regs(1),
361 clk_src_regs(2)
985 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce80_construct()
987 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce80_construct()
989 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL2, &clk_src_regs[2], false); in dce80_construct()
994 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce80_construct()
1193 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce81_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dce60/ |
| A D | dce60_resource.c | 347 #define clk_src_regs(id)\ macro
353 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
354 clk_src_regs(0),
355 clk_src_regs(1),
356 clk_src_regs(2)
978 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce60_construct()
980 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce60_construct()
985 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce60_construct()
988 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce60_construct()
1180 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce61_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dce120/ |
| A D | dce120_resource.c | 410 clk_src_regs(0, A),
411 clk_src_regs(1, B),
412 clk_src_regs(2, C),
413 clk_src_regs(3, D),
414 clk_src_regs(4, E),
415 clk_src_regs(5, F)
1091 &clk_src_regs[0], false); in dce120_resource_construct()
1095 &clk_src_regs[1], false); in dce120_resource_construct()
1099 &clk_src_regs[2], false); in dce120_resource_construct()
1103 &clk_src_regs[3], false); in dce120_resource_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dce112/ |
| A D | dce112_resource.c | 373 clk_src_regs(0, A),
374 clk_src_regs(1, B),
375 clk_src_regs(2, C),
376 clk_src_regs(3, D),
377 clk_src_regs(4, E),
378 clk_src_regs(5, F)
1252 &clk_src_regs[0], false); in dce112_resource_construct()
1257 &clk_src_regs[1], false); in dce112_resource_construct()
1262 &clk_src_regs[2], false); in dce112_resource_construct()
1267 &clk_src_regs[3], false); in dce112_resource_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dce100/ |
| A D | dce100_resource.c | 326 #define clk_src_regs(id)\ macro
331 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
332 clk_src_regs(0),
333 clk_src_regs(1),
334 clk_src_regs(2)
1001 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce100_resource_construct()
1003 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce100_resource_construct()
1005 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL2, &clk_src_regs[2], false); in dce100_resource_construct()
1010 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce100_resource_construct()
1013 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce100_resource_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn302/ |
| A D | dcn302_resource.c | 562 clk_src_regs(0, A),
563 clk_src_regs(1, B),
564 clk_src_regs(2, C),
565 clk_src_regs(3, D),
566 clk_src_regs(4, E)
1577 &clk_src_regs[0], false); in dcn302_resource_construct()
1581 &clk_src_regs[1], false); in dcn302_resource_construct()
1585 &clk_src_regs[2], false); in dcn302_resource_construct()
1589 &clk_src_regs[3], false); in dcn302_resource_construct()
1593 &clk_src_regs[4], false); in dcn302_resource_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn10/ |
| A D | dcn10_resource.c | 529 #define clk_src_regs(index, pllid)\ macro
534 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
535 clk_src_regs(0, A),
536 clk_src_regs(1, B),
537 clk_src_regs(2, C),
538 clk_src_regs(3, D)
1477 &clk_src_regs[0], false); in dcn10_resource_construct()
1481 &clk_src_regs[1], false); in dcn10_resource_construct()
1485 &clk_src_regs[2], false); in dcn10_resource_construct()
1491 &clk_src_regs[3], false); in dcn10_resource_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn301/ |
| A D | dcn301_resource.c | 193 #define clk_src_regs(index, pllid)\ macro
198 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
199 clk_src_regs(0, A),
200 clk_src_regs(1, B),
201 clk_src_regs(2, C),
202 clk_src_regs(3, D)
1508 &clk_src_regs[0], false); in dcn301_resource_construct()
1512 &clk_src_regs[1], false); in dcn301_resource_construct()
1516 &clk_src_regs[2], false); in dcn301_resource_construct()
1520 &clk_src_regs[3], false); in dcn301_resource_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn31/ |
| A D | dcn31_resource.c | 352 clk_src_regs(0, A),
353 clk_src_regs(1, B),
354 clk_src_regs(2, C),
355 clk_src_regs(3, D),
356 clk_src_regs(4, E)
360 clk_src_regs(0, A),
361 clk_src_regs(1, B),
362 clk_src_regs(2, F),
363 clk_src_regs(3, G),
364 clk_src_regs(4, E)
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn21/ |
| A D | dcn21_resource.c | 378 clk_src_regs(0, A),
379 clk_src_regs(1, B),
380 clk_src_regs(2, C),
381 clk_src_regs(3, D),
382 clk_src_regs(4, E),
2050 &clk_src_regs[0], false); in dcn21_resource_construct()
2054 &clk_src_regs[1], false); in dcn21_resource_construct()
2058 &clk_src_regs[2], false); in dcn21_resource_construct()
2062 &clk_src_regs[3], false); in dcn21_resource_construct()
2066 &clk_src_regs[4], false); in dcn21_resource_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn201/ |
| A D | dcn201_resource.c | 305 #define clk_src_regs(index, pllid)\ macro
310 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
311 clk_src_regs(0, A),
312 clk_src_regs(1, B)
1159 &clk_src_regs[0], false); in dcn201_resource_construct()
1163 &clk_src_regs[1], false); in dcn201_resource_construct()
1171 &clk_src_regs[0], true); in dcn201_resource_construct()
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn30/ |
| A D | dcn30_resource.c | 327 clk_src_regs(0, A),
328 clk_src_regs(1, B),
329 clk_src_regs(2, C),
330 clk_src_regs(3, D),
331 clk_src_regs(4, E),
332 clk_src_regs(5, F)
2680 &clk_src_regs[0], false); in dcn30_resource_construct()
2684 &clk_src_regs[1], false); in dcn30_resource_construct()
2688 &clk_src_regs[2], false); in dcn30_resource_construct()
2692 &clk_src_regs[3], false); in dcn30_resource_construct()
[all …]
|
| /linux/drivers/gpu/drm/amd/display/dc/dce110/ |
| A D | dce110_resource.c | 362 #define clk_src_regs(id)\ macro
367 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
368 clk_src_regs(0),
369 clk_src_regs(1),
370 clk_src_regs(2)
1388 &clk_src_regs[0], false); in dce110_resource_construct()
1391 &clk_src_regs[1], false); in dce110_resource_construct()
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn303/ |
| A D | dcn303_resource.c | 526 #define clk_src_regs(index, pllid)\ macro
529 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
530 clk_src_regs(0, A),
531 clk_src_regs(1, B)
1520 &clk_src_regs[0], false); in dcn303_resource_construct()
1524 &clk_src_regs[1], false); in dcn303_resource_construct()
1532 &clk_src_regs[0], true); in dcn303_resource_construct()
|
| /linux/drivers/gpu/drm/amd/display/dc/dcn20/ |
| A D | dcn20_resource.c | 552 clk_src_regs(0, A),
553 clk_src_regs(1, B),
554 clk_src_regs(2, C),
555 clk_src_regs(3, D),
556 clk_src_regs(4, E),
557 clk_src_regs(5, F)
3822 &clk_src_regs[0], false); in dcn20_resource_construct()
3826 &clk_src_regs[1], false); in dcn20_resource_construct()
3830 &clk_src_regs[2], false); in dcn20_resource_construct()
3834 &clk_src_regs[3], false); in dcn20_resource_construct()
[all …]
|